À Atlanta, Nagare Labs sort de l’ombre avec une levée de 5 millions de dollars menée par Playground Global et dévoile Z2RAM, une architecture mémoire présentée comme destinée aux charges de travail d’IA. La société, issue de Georgia Tech, affirme que cette technologie vise à surmonter le mur de la mémoire.
Z2RAM repose sur une architecture à transistors sans condensateur. La société, issue de Georgia Tech, la présente comme capable de réunir, dans un même niveau de mémoire, la vitesse de type SRAM et la densité en bits de type DRAM.
Le mur de la mémoire en question
Le communiqué publié soutient que les performances de calcul de pointe ont progressé de 70 % par an au cours des trois dernières décennies, tandis que la bande passante mémoire n’a augmenté que de 20 % par an. Il évoque un écart de plusieurs ordres de grandeur qui bride les charges de travail d’inférence de l’IA générative.
Nagare Labs décrit aussi les limites actuelles : la SRAM sur puce offre une bande passante ultra-élevée mais occupe des quantités prohibitives de surface coûteuse de puce logique, tandis que la DRAM hors puce et la mémoire à haute bande passante (HBM) offrent une grande capacité mais entraînent de fortes pénalités de latence, une contrainte thermique et un gaspillage d’énergie du simple fait du transport des données à travers les interconnexions du boîtier et de l’interposeur.
« Les performances de la mémoire ont pris du retard sur la progression des performances de la logique, créant ce que l’on appelle le mur de la mémoire pour les charges de travail IA modernes », a déclaré le Dr Suman Datta, cofondateur de Nagare Labs. « Nous avons repensé la pile matérielle de la mémoire afin que les systèmes d’IA bénéficient de la bande passante d’accès et de la capacité en bits dont ils ont besoin pour rester fluides et réactifs, tout en consommant moins d’énergie et d’espace. »
Les affirmations de Nagare Labs
Pour répondre à ces limites, Nagare Labs dit avoir créé Z2RAM, une architecture à transistors sans condensateur qui unifie la vitesse de type SRAM et la densité en bits de type DRAM au sein d’un seul niveau de mémoire. La société affirme que sa faible consommation d’énergie et sa conception sans condensateur la rendent adaptée à l’intégration 3D hétérogène au-dessus de la puce logique.
Nagare Labs assure également que la technologie est conçue pour une commercialisation et une fabrication rapides. Elle indique utiliser des procédés d’intégration standard de back-end-of-line ainsi que des matériaux, des outils et des produits chimiques compatibles avec les usines de fabrication. L’architecture Z2RAM offrirait une extensibilité du coût par bit en 3D, avec plusieurs couches traitées à partir d’une seule exposition de lithographie, sans recourir à l’EUV.
Une levée menée par Playground Global
Nagare Labs annonce une levée de fonds de 5 millions de dollars menée par Playground Global.
La société a été cofondée par le Dr Suman Datta et le Dr Shimeng Yu. Le premier est titulaire de la chaire Pettit à Georgia Tech, co-inventeur des architectures de transistors logiques High-k/Metal Gate et Tri-gate d’Intel et lauréat du prix IEEE Andrew S. Grove 2026. Le second est Dean’s Professor à Georgia Tech, créateur du simulateur open source NeuroSim et lauréat du prix SRC Technical Excellence Award 2025.
« Libérer tout le potentiel de l’IA de prochaine génération exige de repenser fondamentalement le matériel à partir de la couche mémoire », a déclaré Pat Gelsinger, General Partner de Playground Global. « Nagare Labs réunit un leadership technique de classe mondiale et une conception architecturale brillante, qui fonctionne sur les infrastructures de fabrication existantes et est en passe de définir la prochaine ère du calcul centré sur la mémoire. »
