Le projet initié par le Ministère fédéral de l’enseignement et de la recherche (BMBF) DECISIF (DEvice and CIrcuit performance boosted through SiIlicon material Fabrication) recevra un financement total de 14,5 millions d’euros.
Il a pour objectif de développer des composants électroniques plus rapides et dont la consommation énergétique est diminuée à partir de silicium "sous contrainte" et à destination d’appareils mobiles tels que des ordinateurs, téléphones portables et lecteurs mp3.
Ce projet représente une étape décisive pour la fabrication de microprocesseurs d’avenir à consommation d’énergie réduite et autonomie plus grande. Le soutien du Ministère fédéral de l’enseignement et de la recherche (BMBF) s’élève à 8,1 millions d’euros tandis que 6,4 millions d’euros seront apportés par les partenaires GLOBALFOUNDRIES Dresden, Siltronic AG, AIXTRON AG, le Centre de recherche de Jülich (FZJ) et l’Institut Max-Planck de physique des microstructures. Par le biais du projet européen MEDEA [1], la coopération s’étend également aux partenaires français STMicroelectronics, SOITEC et CEA LETI. La coordination est réalisée par le Prof. Dr. Siegfried Mantl du centre de recherche FZJ.
Le silicium "sous contrainte" est fabriqué entre autres selon certaines procédures brevetées par le FZJ. Une contrainte mécanique permet d’élargir le réseau cristallin du silicium en changeant les propriétés électroniques : les porteurs de charges se déplacent plus rapidement dans le transistor, de façon à augmenter la fréquence de commutation et à diminuer la puissance absorbée. Ainsi, les transistors sont de plus en plus puissants et leur taille tend à diminuer. Prochainement, pour accroître la mobilité des électrons dans les transistors, les procédures de mise sous contrainte globale du silicium devraient être combinées avec des procédures de mise sous contrainte locale utilisant la nanostructuration.
DECISIF représente la passerelle entre la recherche fondamentale en matière de silicium et ses applications. En combinant ce silicium avec les techniques déjà existantes du silicium sur isolant ("Silicon On Insulator" ou SOI, [2]), une nouvelle génération de wafers de 300 mm devrait voir le jour. Ces derniers offrent une base pour les technologies des composants électroniques avec des grandeurs de structures allant jusqu’à 22 nm
BE Allemagne numéro 430 (1/04/2009) – Ambassade de France en Allemagne / ADIT – http://www.bulletins-electroniques.com/actualites/58502.htm
