La NASA et Microchip Technology testent depuis février un nouveau processeur spatial, le High Performance Spaceflight Computing. Conçu au Jet Propulsion Laboratory, le système sur puce affiche des performances 500 fois supérieures aux ordinateurs durcis aux radiations actuellement en service. Les résultats, dévoilés dimanche, ouvrent la voie à des engins spatiaux capables de prendre des décisions autonomes grâce à l’intelligence artificielle embarquée.
Un simple courriel, expédié avec l’objet « Hello Universe », a marqué en février dernier le coup d’envoi d’une campagne d’essais discrète au Jet Propulsion Laboratory de la NASA, en Californie. Clin d’œil aux pionniers de l’informatique ? Sans doute. Mais derrière la boutade se cache un processeur aux performances vertigineuses : le High Performance Spaceflight Computing, un système sur puce fabriqué par Microchip Technology, affiche des capacités de calcul 500 fois supérieures aux composants durcis aux radiations actuellement embarqués dans l’espace. L’agence spatiale américaine a publié dimanche le détail des travaux en cours, confirmant un résultat longtemps espéré par les équipes au sol.
L’architecture des smartphones, la robustesse du spatial
Le processeur tient dans le creux de la main. Derrière sa taille modeste, il intègre une architecture complète : unités centrales de traitement, accélérateurs de calcul, interfaces réseau avancées, mémoire et entrées/sorties, le tout rassemblé sur un unique substrat de silicium. L’approche d’intégration poussée, directement héritée des smartphones, a été entièrement repensée pour supporter des années d’exposition aux rayonnements cosmiques et des écarts thermiques extrêmes, deux contraintes omniprésentes dans l’environnement spatial.
Des objectifs pulvérisés
Conçue à l’origine pour offrir cent fois la puissance des ordinateurs de vol actuels, la puce a largement dépassé les attentes. Les tests menés au JPL, qui se poursuivent depuis février, soumettent le composant à des batteries d’épreuves : rayonnements ionisants, chocs mécaniques, cycles thermiques et validation fonctionnelle rigoureuse. Jim Butler, chef de projet au JPL, résume l’état d’esprit de l’équipe : « Nous soumettons ces nouvelles puces à rude épreuve en effectuant des tests de radiation, thermiques et de résistance aux chocs, tout en évaluant leurs performances dans le cadre d’une campagne de tests fonctionnels rigoureuse. »
Le facteur 500, largement supérieur au coefficient 100 visé initialement, ouvre un champ de possibilités pour l’électronique embarquée spatiale. Les ordinateurs de vol actuellement déployés reposent sur des architectures conçues il y a plusieurs décennies, suffisantes pour les missions traditionnelles mais inadaptées aux ambitions contemporaines de l’exploration spatiale.
L’intelligence embarquée aux commandes
L’atout principal du processeur réside dans sa capacité à faire tourner des algorithmes d’intelligence artificielle directement à bord des engins spatiaux, sans recours au sol. Pour les missions lointaines, où un signal peut mettre plus de vingt-quatre minutes à effectuer l’aller-retour entre la Terre et la sonde, l’autonomie décisionnelle devient une nécessité opérationnelle. Les ingénieurs du JPL utilisent des scénarios d’atterrissage issus de missions réelles pour évaluer la faculté de la puce à traiter, en temps réel, d’importants volumes de données provenant de multiples capteurs.
Newsletter Enerzine
Recevez les meilleurs articles
Énergie, environnement, innovation, science : l’essentiel directement dans votre boîte mail.
Butler ne cache pas son enthousiasme : « C’est une période passionnante pour nous, alors que nous travaillons sur le matériel qui permettra les prochains grands bonds en avant de la NASA. »
Deux déclinaisons, de l’orbite basse à l’espace profond
Microchip Technology prévoit de commercialiser le processeur en deux variantes distinctes. Une version durcie aux radiations, destinée aux orbites géosynchrones, aux missions d’exploration planétaire lointaine et aux déploiements de longue durée. Une version tolérante aux radiations, pensée pour les satellites commerciaux évoluant en orbite basse terrestre. Des échantillons ont déjà été livrés à des partenaires en accès anticipé issus des secteurs de la défense et de l’aérospatiale commerciale. Le fabricant envisage également d’adapter la technologie à des applications terrestres, notamment dans l’aviation et l’industrie automobile.
La certification, dernier sésame avant le vol
La qualification complète pour le vol spatial reste à obtenir. Les essais au JPL se poursuivront pendant plusieurs mois, le temps pour les ingénieurs d’évaluer avec précision la consommation énergétique, la fiabilité à long terme et la tolérance aux radiations du composant. Une fois homologué, le processeur devrait être intégré à bord de satellites en orbite terrestre, de rovers planétaires, d’habitats pour équipages et de sondes d’exploration lointaine, dans le cadre du programme Artemis et des missions suivantes.
Eugene Schwanbeck, responsable du programme au sein du dispositif Game Changing Development de la NASA, conclut : « L’engagement de la NASA en faveur du développement de l’informatique pour le vol spatial est une victoire de l’excellence technique et de la collaboration. »
