Transistors 3D à base de matériaux 2D : une avancée pour l’électronique ultra-miniature

Une équipe de chercheurs de l’Université de Californie à Santa Barbara (UCSB) a présenté une architecture innovante de transistors tridimensionnels (3D) exploitant des semiconducteurs bidimensionnels (2D), marquant une étape déterminante dans la course à la miniaturisation et à l’efficacité énergétique des composants électroniques. Ces travaux, publiés dans Nature Electronics, proposent une voie crédible pour dépasser les limites physiques de la technologie silicium traditionnelle, tout en offrant une feuille de route pour des dispositifs plus performants et moins énergivores.

Une réponse aux défis de la miniaturisation

Depuis des décennies, la réduction de la taille des transistors — éléments de base des circuits intégrés — a permis d’accroître la puissance de calcul tout en diminuant les coûts. Cependant, les transistors en silicium, même optimisés via des techniques comme les architectures Fin-FET, atteignent aujourd’hui des limites structurelles. Les effets de canal court, responsables de fuites électriques et d’une dégradation du rapport entre courant actif et passif, compromettent les gains escomptés au-delà de 10 nm.

Pour contourner ces obstacles, l’équipe dirigée par Kaustav Banerjee, professeur en génie électrique et pionnier des matériaux 2D, a exploré une approche radicale : combiner la finesse atomique des semiconducteurs 2D, tels que le disulfure de tungstène (WS₂), avec une conception 3D dite « porte tout autour » (GAA). Baptisés NXFETs, ces transistors intègrent des canaux organisés en empilements latéraux de couches ultra-minces, évoquant une structure de « plaques nanométriques ». Cette géométrie maximise le contrôle électrostatique tout en réduisant la consommation d’énergie, même pour des longueurs de canal inférieures à 5 nm.

L’innovation au cœur des matériaux

Les semiconducteurs 2D, dont l’épaisseur ne dépasse pas quelques atomes, présentent des propriétés uniques. Leur faible densité de charge et leur mobilité électronique élevée limitent les pertes par effet Joule, tandis que leur structure cristalline permet une intégration dense sans dégradation des performances. « En exploitant ces caractéristiques, nos simulations montrent que les transistors à plaques nanostructurées surpassent largement les dispositifs silicium en termes de rapidité et d’efficacité », précise Banerjee.

Leur conception repose sur un empilement horizontal de couches de WS₂, chacune agissant comme un canal distinct. Cette configuration, associée à une grille entourant entièrement le canal, réduit drastiquement les capacités parasites — un facteur clé pour limiter la consommation. Les chercheurs estiment qu’une telle architecture pourrait multiplier par dix la densité d’intégration des circuits, ouvrant la voie à des puces plus puissantes sans augmentation de leur empreinte physique.

Méthodologie et outils de pointe

Pour valider leurs hypothèses, les scientifiques ont eu recours à des outils de simulation quantique avancés, dont QTX, un logiciel basé sur les fonctions de Green hors équilibre. Celui-ci a permis de modéliser avec précision des paramètres critiques, comme la non-parabolicité des bandes d’énergie, la résistance de contact ou encore la mobilité des porteurs de charge. Les données théoriques ont été corroborées par des calculs de théorie de la fonctionnelle de la densité (DFT), méthode pour laquelle Walter Kohn, prix Nobel de chimie et ancien chercheur à l’UCSB, avait posé les bases.

« Leur approche intègre à la fois des modèles quantiques rigoureux et des contraintes pratiques, comme les résistances non idéales, ce qui garantit la faisabilité industrielle de ces dispositifs », souligne Arnab Pal, principal auteur de l’étude. Les résultats indiquent une amélioration significative du produit énergie-délai (une mesure du compromis vitesse-consommation) et du courant de fonctionnement, deux indicateurs déterminants pour des applications exigeantes en intelligence artificielle ou en calcul haute performance.

Vers une nouvelle ère de la microélectronique

Si les transistors silicium dominent encore le marché, leur remplacement par des alternatives 2D semble inévitable pour maintenir le rythme exponentiel de l’innovation électronique. Les NXFETs, en combinant faible consommation et scalabilité extrême, pourraient bien devenir la brique de base des puces de demain. « Ces travaux offrent un guide détaillé pour intégrer les matériaux 2D dans des architectures 3D, un objectif central pour l’industrie », ajoute Wei Cao, coauteur de l’étude.

Alors que la loi de Moore approche de ses limites physiques, cette recherche rappelle que l’ingéniosité humaine n’a pas dit son dernier mot. En repensant à la fois les matériaux et leur agencement spatial, les chercheurs de l’UCSB redonnent un souffle nouveau à une technologie au cœur de notre ère numérique. Reste désormais à franchir les défis de production à grande échelle — un pari que l’équipe entend bien relever.

Lexique

1. 2D semiconducteurs : Matériaux atomiquement minces (ex. WS₂) aux propriétés électroniques exceptionnelles, permettant une intégration dense et une faible consommation d’énergie.
2. NXFETs : Transistors 3D innovants à base de couches 2D empilées (« plaques nanométriques »), optimisés pour la miniaturisation et le contrôle électrostatique.
3. Gate-all-around (GAA) : Architecture où la grille entoure entièrement le canal, réduisant les fuites électriques et améliorant les performances aux échelles nanométriques.
4. Short-channel effects : Phénomènes de dégradation des performances (ex. fuites de courant) dans les transistors miniaturisés, dus à des canaux trop courts.
5. Fin-FET : Technologie 3D antérieure, où la grille enveloppe partiellement le canal, aujourd’hui limitée pour les nœuds technologiques <10 nm.
6. Densité d’intégration : Nombre de transistors par unité de surface, maximisée par l’empilement horizontal de couches 2D.
7. Non-équilibrium Green’s function : Méthode de simulation quantique utilisée pour modéliser le transport des charges dans les matériaux 2D.
8. Density Functional Theory (DFT) : Outil de calcul théorique pour analyser les propriétés électroniques des matériaux, appliqué ici aux semiconducteurs 2D.

Article : « Transistors 3D à base de matériaux 2D : une avancée pour l’électronique ultra-miniature » – DOI : s41928-024-01289-8

Source : UC Santa Barbara